3D NAND是通過將邏輯信息存儲在一層可擦寫介質(zhì)中，并對該介質(zhì)進(jìn)行重復(fù)讀取來達(dá)到存儲容量最大化的一種存儲技術(shù)。隨著該技術(shù)不斷成熟，其發(fā)展空間也將越來越大。然而,3D NAND存儲器雖然采用了獨(dú)特的制造工藝，卻無法實(shí)現(xiàn)連續(xù)存儲功能。目前3D NAND存儲器存在著四大缺點(diǎn)：可靠性差、延遲高、讀寫性能低、體積大、功耗高。

3D存儲芯片

3D NAND存儲器是一個復(fù)雜的半導(dǎo)體器件，由多層結(jié)構(gòu)組成，并且每個結(jié)構(gòu)都有其獨(dú)特的功能。由于3D NAND存儲器對可擦寫介質(zhì)的不斷磨損，導(dǎo)致其可靠性逐漸下降。因此，在數(shù)據(jù)安全和使用壽命方面都存在著很大的問題。因此如何降低3D NAND存儲器的可靠性成為了一個亟待解決的問題。在3D NAND存儲器中，可擦寫的基底與一個特定的金屬接觸點(diǎn)之間，其與半導(dǎo)體的距離非常小，很難實(shí)現(xiàn)對電子密度和電路性能的精確控制。通常情況下，電子密度越大、電路性能越差。因此，對于3D NAND存儲器來說，要實(shí)現(xiàn)連續(xù)存儲技術(shù)，就必須確保它能承受住來自環(huán)境（例如溫度和濕度）以及日常運(yùn)行環(huán)境的各種壓力和沖擊。

延遲是影響系統(tǒng)性能的一個重要因素，它主要是指系統(tǒng)在運(yùn)行過程中發(fā)生的錯誤、丟失等問題，并影響到最終產(chǎn)品的正常工作。3D NAND閃存一般使用二次接口來解決上述問題。由于每個存儲層都是獨(dú)立開發(fā)的，其內(nèi)部邏輯電路受到物理噪聲和電路誤差的影響較小，因此通常會通過芯片級的優(yōu)化來改善它們的延遲狀態(tài)。因此在傳統(tǒng)數(shù)據(jù)存儲中都采用了 CMOS工藝。但是 CMOS工藝需要消耗大量的能量與功耗: CMOS工藝是通過電路系統(tǒng)在整個存儲過程中進(jìn)行的信號傳遞而實(shí)現(xiàn)高速運(yùn)轉(zhuǎn)的工藝，其速度非?？欤詮男阅苌峡催@一工藝的時鐘延遲較高。因此在實(shí)際的3D NAND存儲器應(yīng)用中，芯片級的 NAND存儲會對數(shù)據(jù)延遲進(jìn)行控制并降低數(shù)據(jù)吞吐量，但在實(shí)際應(yīng)用中會造成用戶使用體驗(yàn)差和性能不足的問題。從本質(zhì)上來看，這一技術(shù)并不是真正意義上的 NAND,而是一個用于存儲數(shù)據(jù)的模擬芯片。因此，該技術(shù)需要對模擬芯片進(jìn)行不斷調(diào)試來提升其性能，這也是目前業(yè)界公認(rèn)的延遲問題。

由于 DRAM和 NAND技術(shù)的不同，傳統(tǒng) NAND技術(shù)的讀寫速度有較大的差距。傳統(tǒng)3D NAND固態(tài)硬盤采用的是3 D設(shè)計(jì)，它與 DRAM和 NAND所采用的不同技術(shù)產(chǎn)生了數(shù)據(jù)延遲、讀取速度慢等問題。如果要解決這些問題，就需要通過大量高密度制造來降低 NAND芯片的制造成本。另外還需要解決 NNR在讀取和寫入數(shù)據(jù)時產(chǎn)生的問題。雖然在相同容量的情況下可以實(shí)現(xiàn)更高的讀取速度和更小的寫入速度。但是在相同的存儲密度下，寫入速度較低，所以可以將這兩個需求融合在一起來解決問題。不過當(dāng)前還沒有能夠?qū)崿F(xiàn)在高密度、高速度上都有很大突破的實(shí)際應(yīng)用領(lǐng)域。例如在高性能手機(jī)上應(yīng)用的高速移動硬盤就很難解決這個問題，因?yàn)樾枰暂^大速度來讀取和寫入數(shù)據(jù)，而傳統(tǒng)的內(nèi)存只能在10 M~30 M之間才能滿足用戶對內(nèi)存速度的需求，所以未來只有用更高密度的3D NAND芯片才能提供更高性能，但是需要通過大量的先進(jìn)技術(shù)才能實(shí)現(xiàn).

由于目前的3D NAND技術(shù)，僅僅使用傳統(tǒng)的晶體管工藝來制造，而晶體管的體積往往不能很好地控制，這就造成了很多問題，如需要大容量的存儲器才能解決一些問題。此外,3D NAND芯片因?yàn)樾枰^低的功耗（通常低于200 mW),所以它具有一定的價格優(yōu)勢。但是3D NAND存儲器需要非常復(fù)雜的制程，如果制程設(shè)計(jì)不合理，其性能和體積都無法達(dá)到預(yù)期地步。這是目前3D NAND存儲器所面臨的主要問題，這些問題使得3D NAND存儲器無法真正大規(guī)模應(yīng)用于商業(yè)應(yīng)用。由于3D NAND存儲方案的復(fù)雜性，這些問題已經(jīng)在3D NAND存儲器領(lǐng)域暴露出來：當(dāng)一個應(yīng)用出現(xiàn)問題時，其存儲性能將會降低至零位，并將在很長一段時間內(nèi)持續(xù)存在。這將會大大降低未來3D NAND存儲器的應(yīng)用性能和體積，因此也就不存在真正的市場潛力。.....,在當(dāng)今時代，隨著智能手機(jī)、 PC、服務(wù)器等終端市場應(yīng)用趨勢不斷擴(kuò)大，也使得市場對存儲產(chǎn)品更高要求，其存儲產(chǎn)品必須具備更加緊湊、靈活的特性。,~~.!本文由站長之家用戶投稿，未經(jīng)站長之家同意，嚴(yán)禁轉(zhuǎn)載擴(kuò)散。

由于3D NAND存儲芯片采用的是晶體管來讀取和寫入數(shù)據(jù)，因此在高存儲密度下需要較高的功耗才能實(shí)現(xiàn)存儲效果。而3D NAND存儲器體積大、功耗高是其最大的缺點(diǎn).這就要求其存儲芯片在制造時盡量減小摩爾定律所能承受的能量（包括尺寸和電壓）。從傳統(tǒng)的角度來看，隨著摩爾定律逐漸衰減和電荷轉(zhuǎn)移效率逐漸提高，電路中所需能量密度會越來越大。在高功耗和低溫度下，電路將無法繼續(xù)工作，導(dǎo)致電路中存在著“死機(jī)”情況的發(fā)生。因此,3D NAND存儲器目前最理想的工作狀態(tài)是在晶體管中使用小直徑小電流來代替摩爾定律來降低功耗。但這種方法存在著耗電快等缺點(diǎn)，因此無法滿足3D NAND存儲產(chǎn)業(yè)發(fā)展需求。從目前的發(fā)展來看,3D NAND存儲器的發(fā)展方向主要集中于三個方面:1.降低密度和單位體積內(nèi)的存儲器數(shù)量;2.提高器件特性;3.降低功耗與尺寸大小。目前,3 D存儲器主要集中于1 D芯片和2 D芯片，其容量均在10-40 GB左右;4.3D芯片與3D NAND設(shè)備配合使用將大大提高性能和密度;5.3D NAND存儲器與其他系統(tǒng)技術(shù)結(jié)合將進(jìn)一步提升整體存儲容量和性能。

近年來，越來越多的廠商開始在3D NAND領(lǐng)域發(fā)力，包括美光(Micron)、東芝(Toshiba)、海力士(Hynix)、三星(Samsung)和華碩(Xanon)等。但從目前來講,3D NAND雖然擁有著許多優(yōu)勢，但在技術(shù)實(shí)現(xiàn)過程中也遇到了許多挑戰(zhàn)。比如由于 NAND工藝無法滿足大量需求，在不同的應(yīng)用場景中其成本可能要比常規(guī)固態(tài)硬盤高出很多，而由于該技術(shù)難以量產(chǎn)和降低成本,3D NAND產(chǎn)品的應(yīng)用范圍也會受到一定限制……因此目前3D NAND技術(shù)的發(fā)展趨勢主要是成本降低和產(chǎn)品優(yōu)化。從目前的情況來看，市場上的3D NAND產(chǎn)品的尺寸已經(jīng)從最初的10微米到20微米再到目前的40微米甚至70納米。此外，由于采用了全新的3D制程設(shè)計(jì)，因此在穩(wěn)定性和一致性方面也有了明顯的提高。